FPGA /设计编译器：从SyopOSE设计中删除上拉/下拉电阻器

描述

关键词：FPGA编译器，SyopOSyS，上拉，下拉

紧迫性：标准

一般描述：
实例化的上拉/下拉电阻器可以从您的
FPGA编译器版本V3.4B编译过程中的设计
而且更早。这是一个已知的SyopSyS问题，它不会被固定在
SyopSype FPGA编译器I的未来版本。

此问题不适用于FPGAExpress或FPGA编译器II。

解决方案

为了解决这个问题，不要实例化I/O的上拉/下拉电阻。
应用。相反，使用SETHPADYTYPE -PLUP UP下拉端口名
命令实现相同的结果。

对于内部应用程序（如使用的有线和MUX函数）
宽边沿解码器或三态缓冲器，使用以下命令
重新编译上拉/下拉一次它已被删除的编译
过程。在以XC400 0E/EX器件为目标时，执行RePrimeFPGA
命令照常使用，然后使用以下命令：

创建一个新的单元
XGENEX4000 [ EXEX]／上拉
查找（Net，TalkNETNIGNEX）查找（PIN，
YouSuthNosiNo./o）

实例：
替换FPGA
CyaTyCyPulLUP1 XGENY400 0E／上拉
CONTRONGNET查找（Net，SigalAuthC）查找（Pin，PulpL1/O）
CuraTyCyPulL2 xGNYO400 0EX/PLUP
连接网查找（Net，SigalSub）查找（Pin，PulpL2/O）
CuraTyCyPulL1xGNYN400 0EX/下拉
CONTRONGNET查找（Net，SigalSURA）查找（PIN，PulLoD1/O）