CPLD XC9500系列-我如何确定低功耗模式定时(TLP,TLogILP)?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

CPLD XC9500系列-我如何确定低功耗模式定时(TLP,TLogILP)?

描述

一般描述:

如何确定XC9500宏单元在低功耗模式下的路径时序?

解决方案

当确定低功率模式下的路径定时时,使用TLogILP代替TLogi。

例如,在低功率模式下的以下路径将被计算为:

TPD= TiN+TLogiLP+TPDI+Tout

9500 Timing Model
9500时序模型

Xilinx应用笔记“使用XC9500 XL时序模型”Xilinx XAPP111)详细讨论时序计算。

请登录后发表评论

    没有回复内容