LATTICE FPGA软件diamond设置中的block rd during wr paths 和 block jitter分别是什么用处？-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复1
    只看作者
    最新最热
    • yinhk的头像-ChipDebugyinhk等级-LV2-ChipDebug0

      第一个是不分析读路径，当读写是同一个地址时，只对分布式的memory 有效。第二个是分析时序时，不考虑时钟，输入管脚上的抖动。目前我知道的设计这两个约束都是用off

      7年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面