基础仿真器:我能防止我的设计被扁平化以进行功能仿真吗?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

基础仿真器:我能防止我的设计被扁平化以进行功能仿真吗?

描述

关键词:基础、仿真、功能、层次、扁平化

紧迫性:标准

一般描述:
当执行功能仿真时,通常会看到
在仿真器中保存的设计层次(例如当您)
选择信号-gt;添加信号,您可以看到设计层次结构。
极右翼小组)。

当仿真器需要执行“XBLX更新”时,
设计变平了。“添加信号”窗口只显示
“右”面板中的“根”。

有没有办法让层次结构回归功能?
仿真,还是为了防止设计变平?

解决方案

如果设计需要扁平化以实现功能化
仿真,没有办法恢复层次结构。

为了防止设计被压扁,你必须
从设计中移除所有XBLX组件,替换它们
使用标准库组件。

如果您的设计包含VHDL宏,请执行以下操作
每个宏的步骤:

1。在HDL编辑器中打开.vHD文件。
2。选择综合-gt;选项。取消选中“X-Box”框。
三。选择项目-GT;更新宏。

请登录后发表评论

    没有回复内容