LogiCORE IP万兆以太网MAC  – 针对Virtex-4 FPGA时出现的定时错误-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE IP万兆以太网MAC – 针对Virtex-4 FPGA时出现的定时错误

问题描述

在V8.5及更高版本的LogiCORE IP万兆以太网MAC中,在一些Virtex-4 FPGA FPGA实现中经历了时序错误。

解决/修复方法

要解决这些错误,请尝试从MAP中删除-timing开关或尝试使用AREA_GROUP约束。

如果仍然遇到时序故障,请打开带有Xilinx技术支持的Webcase,以进一步探索解决方案。

请登录后发表评论

    没有回复内容