MIG v3.4-v3.8 Virtex-6 QDRII +  – 为什么QVLD信号未连接?-Altera-Intel社区-FPGA CPLD-ChipDebug