LogiCORE IP图像表征v1.0  – 针对Spartan-6或Virtex-6 FPGA时,为什么控制寄存器采用大端格式,而不是数据手册中记录的小端格式?-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE IP图像表征v1.0 – 针对Spartan-6或Virtex-6 FPGA时,为什么控制寄存器采用大端格式,而不是数据手册中记录的小端格式?

问题描述

当针对Spartan-6或Virtex-6 FPGA时,为什么控制寄存器采用大端格式,而不是数据手册中记录的小端格式?

解决/修复方法

这是一个已知问题,仅影响pCore接口,并在Image Characterization v1.1中进行了解决。 (Xilinx答复34574)有关LogiCORE IP映像表征发行说明和已知问题的详细列表。

请登录后发表评论

    没有回复内容