问题描述
我的设计因以下时钟放置错误而失败。
什么是时钟布局器，我可以做些什么来调试此问题？
解决/修复方法
由于需要管理全局时钟的布线限制，因此存在时钟布局器。
每个时钟区域具有全局布线资源，可在Virtex-4器件中最多支持8个时钟域，在Virtex-5器件中最多可达10个，在Virtex-6器件中最多可达12个。
时钟布局器必须首先为每个时钟组件选择位置（与I / O放置器一致），然后使用范围约束自动控制时钟区域使用，以对设计进行布局规划。
在构建此平面布置图时，将考虑所有用户约束。
时钟布局器打印一个详细报告，其中包含时钟区域的时钟域分布以及用于实现该布局规划的约束列表。
如果时钟布局器无法找到解决方案，则分发报告将允许您识别过度使用的时钟区域。
一旦确定了问题时钟区域，就可以采用自动放置尝试产生的约束并调整它们以减轻拥塞的时钟区域。
检查以下问题：
- 是否有许多组件具有受时钟区域限制的各种时钟（即I / O时钟）？
- 时钟区域中是否存在可以轻松限制在其他地方的时钟域？
- 是否存在具有多个时钟的大型组件（PPC，BRAM，DSP等），这些组件可能会受到其他地方的限制？
确定解决时钟区域拥塞所需的约束更改后，将映射日志文件（.map）中的时钟放置约束移动到用户约束文件（.ucf）并进行相应编辑。
对于复杂的时钟结构，可能需要几次迭代才能找到解决方案。
没有回复内容