问题描述
我打开了wave_gen_ * ISE示例设计之一。
当我尝试重新生成clk_core IP内核或尝试运行“重新生成所有内核”时，由于项目目录结构中的只读文件会生成大量错误：
准备输出目录……
错误：sim：452 – 找到只读输出文件’./clk_core\clk_core.ucf’。请修改此文件的权限以允许写访问。
错误：sim：452 – 找到只读输出文件’./clk_core\clk_wiz_readme.txt’。
请修改此文件的权限以允许写访问。
错误：sim：452 – 找到只读输出文件
‘./clk_core\example_design\clk_core_exdes.v’。请修改此文件的权限以允许写访问。
‘./clk_core\example_design\clk_core_exdes.vhd’。请修改此文件的权限以允许写访问。
错误：sim：452 – 找到只读输出文件ERROR：sim：452 – 找到只读输出文件
‘./clk_core\implement\implement.bat’。请修改此文件的权限以允许写访问。
错误：sim：452 – 找到只读输出文件’./clk_core\implement\implement.sh’。
请修改此文件的权限以允许写访问。
错误：sim：452 – 找到只读输出文件’./clk_core\implement\xst.prj’。
请修改此文件的权限以允许写访问。
错误：sim：452 – 找到只读输出文件’./clk_core\implement\xst.scr’。
请修改此文件的权限以允许写访问。
错误：sim：452 – 找到只读输出文件
‘./clk_core\simulation\clk_core_tb.v’。请修改此文件的权限以允许写访问。
错误：sim：452 – 找到只读输出文件
‘./clk_core\simulation\clk_core_tb.vhd’。请修改此文件的权限以允许写访问。
错误：sim：452 – 找到只读输出文件
‘./clk_core\simulation\functional\simcmds.tcl’。请修改此文件的权限以允许写访问。
错误：sim：452 – 找到只读输出文件
‘./clk_core\simulation\functional\simulate_isim.sh’。请修改一下
文件允许写访问的权限。
错误：sim：452 – 找到只读输出文件
‘./clk_core\simulation\functional\simulate_mti.do’。请修改此文件的权限以允许写访问。
错误：sim：452 – 找到只读输出文件
‘./clk_core\simulation\functional\simulate_ncsim.sh’。请修改一下
文件允许写访问的权限。
错误：sim：452 – 找到只读输出文件
‘./clk_core\simulation\functional\simulate_vcs.sh’。请修改此文件的权限以允许写访问。
错误：sim：452 – 找到只读输出文件
‘./clk_core\simulation\functional\ucli_commands.key’。请修改一下
文件允许写访问的权限。
错误：sim：452 – 找到只读输出文件
‘./clk_core\simulation\functional\vcs_session.tcl’。请修改此文件的权限以允许写访问。
错误：sim：452 – 找到只读输出文件
‘./clk_core\simulation\functional\wave.do’。请修改此文件的权限以允许写访问。
错误：sim：452 – 找到只读输出文件
‘./clk_core\simulation\functional\wave.sv’。请修改此文件的权限以允许写访问。
错误：sim – 输出目录包含只读内容。
错误：sim – 无法生成’clk_core’。
错误：sim：549 – 执行IP clk_core时发现错误（时钟向导版本1.5）
解决/修复方法
wave_gen _ * / ipcores_dir / clk_core目录下的许多文件都是使用READ Only权限错误地传递的。
该设计将正确地综合和实现。但是，如果用户尝试通过重新生成核心来覆盖clk_core文件，则会发出文件权限错误。
要解决此问题，请在clk_core目录上以递归方式运行chmod，或使用Windows属性选项为ipcores_dir / clk_core目录下的所有文件授予READ / WRITE权限。
没有回复内容