Xilinx ISE实施工具解决方案中心 – 设计助理的PACK部分-Altera-Intel社区-FPGA CPLD-ChipDebug

Xilinx ISE实施工具解决方案中心 – 设计助理的PACK部分

问题描述

请参考以下内容以了解有关Xilinx ISE实施工具的PACK部分的更多信息,或查找有关调试当前遇到的问题的帮助。

注意:本答复记录是Xilinx ISE实施工具的设计助手部分(Xilinx答复34756)的一部分解决/修复方法中心(Xilinx答复34752) Xilinx ISE实施解决/修复方法中心可用于解决与Xilinx实施工具。

解决/修复方法

PACK工具功能说明:

(Xilinx答复35508)有关使用LOCK_PINS约束来防止优化用作延迟元件的LUT的信息。 (Xilinx答复35509)有关如何使用RLOC,BEL,BLKNM,XBLKNM约束控制切片包装的信息。

PACK问题的调试技巧:

有关调试定向填充错误,包装:679和包装:2811 (Xilinx答复25058)的信息,请参阅(Xilinx答复29711) ,了解有关调试IO填充错误的信息,包装:1107 (Xilinx答复23165),以获取有关调试时序不可能错误的信息,包:1653 (Xilinx答复35520)有关调试IO寄存器包装问题的信息。

高频PACK问题:

有关将变频器推入IOB FF输入反转多路复用器的信息,请参阅(Xilinx答复34120)(Xilinx答复34993)有关IOSTANDARD问题导致的Pack错误的信息。 (Xilinx答复31145)包装:2310错误。 (Xilinx答复33740)使用ISE 11.3改变IODELAY插入行为。

最新的PACK问题:

有关将变频器推入IOB FF输入反转多路复用器的信息,请参阅(Xilinx答复34120)

请登录后发表评论

    没有回复内容