用于PCI Express的Virtex-6 FPGA集成模块 – 使用ISE Design Suite 11.5或更高版本时,v1.3,v1.3 rev 1,v1.4和v1.4 rev 2包装器可能无法在启动时链接列车-Altera-Intel社区-FPGA CPLD-ChipDebug

用于PCI Express的Virtex-6 FPGA集成模块 – 使用ISE Design Suite 11.5或更高版本时,v1.3,v1.3 rev 1,v1.4和v1.4 rev 2包装器可能无法在启动时链接列车

问题描述

当我使用针对ES芯片的v1.3或v1.3 rev 1内核或针对生产芯片的v1.4,v1.4 rev 2内核实施时,在某些平台上存在链接培训和器件识别方面的问题。

冷启动时,系统无法识别端点,端点也不链接列车。

如果我发出后续热重置(Windows重新启动),则端点链接训练并被识别。

解决/修复方法

在ISE Design Suite 11.5中,软件自动插入(Xilinx答复33849)中描述的MMCM校准电路。

当在硅片上使用v1.3或v1.3 rev 1包装器或在生产芯片上使用v1.4,v1.4 rev 2包装器时,此电路似乎会引起链路训练问题。

此问题已在用于生产芯片的v1.5包装器的ISE Design Suite 12.1版本中得到修复。

有关v1.3 rev 1内核的解决方案,请参阅(Xilinx答复36008)

修订记录

请登录后发表评论

    没有回复内容