12.1 Virtex-6 FPGA部分重配置 – RAM内容未正确写入部分位文件Altera_wiki6年前发布210 问题描述 在ISE 12.1软件中，任何包含RP内RAM的Virtex-6 FPGA部分重配置设计都没有将RAM内容正确写入部分比特文件。当部分比特文件加载到器件中时，这表现为不正确的功能，但初始完整配置的功能正确。 解决/修复方法 http://www.xilinx.com/txpatches/pub/swhelp/ise12_updates/ar35399_virtex6_12_1.zip FPGAFPGA-CPLDSoCsxilinx赛灵思
没有回复内容