Synplify：如何使用XCYPADType属性设置ViTeX不同的I/O标准？

描述

一般描述：

如何使用XCYPADType属性设置ViTeX的不同I/O标准？

这是一个仅指定I/O缓冲区标准的ViTrx唯一属性。例如，将AGP应用于IBF导致使用iBFFAGP代替IBF原语。

I/O标准的价值：

AGP，CTT，FY2，FY4，FY6，FY8，FY12，FY16，FY24，GTL，GTLP，HSTLI I，

HSTLIIIⅢ、HSTLIVⅣ、LVCsMO2、PCI33、PCI33、5、PCI66、3、SY2、SY4、

S6、S8、S12、S16、S24、SSTL2I、SSTL2II、SSTL3I、SSTL3II

请参考（Xilinx XAP133）：“使用VixEdvestI/O资源”以获得有关使用Xilinx I/O标准的更多信息。有关通过I/O标准传递I/O标准的信息，请参阅（赛灵思解答17291）.

解决方案

SDC

PrimeEngult＆Lt；Po.gt；XCY-PADTYPE“& lt；I/OA标准& Gt；

Verilog

模块TestPaPyType（A，B，CLK，RST，EN，Bidir，Q）；

输入[3:0] A/*综合XCY-PADYTYPE =“iBFFE-AGP”*//；

输入[3:0] B；

输入CLK，RST，EN；

IOUT[3:0] Bidir/*综合XCY-PADYTYPE =“IOBUFFYCTT”*//；

输出[3:0] q/*综合xcpAdType =“oBufff12”*//；

VHDL语言

库IEEE；

使用IEEE.STDYLogiCy1164.ALL；

使用SypIFIF.AtvestTo.ALL；

实体Test-PADTYPE是

端口（A：在STdLogLogic向量中（3下降到0）；

在StdLogLogic向量中（3下降到0）；

CLK，RST，EN：在STDYLogic中；

Bidir：In StdLogLogic向量（3下降到0）；

问：出StdLogLogic向量（3下降到0）；

属性A：信号为“iBFFSSTL3I I”；

Bidir的属性XCpPADY:信号是“IOBUFFHSTLIII III”；

属性的XCY-PADType Q：信号为“OBufsSy8”；

结束实体；