LogiCORE IP XAUI v9.2 – 在一些Virtex-5 FPGA示例设计时序仿真中看到的超时

问题描述

使用XAUI Virtex-5 FPGA示例设计运行时序仿真时，有时会出现超时。

解决/修复方法

由于XGMII接口上的定时故障没有受到约束，因此可以看出这一点。当在客户的系统中使用时，该接口通常将连接到内部逻辑。