11.x / 12.1 PAR  – 时钟报告中使用的BUFGCTRL数量不等于MAP报告中资源利用率的数量-Altera-Intel社区-FPGA CPLD-ChipDebug

11.x / 12.1 PAR – 时钟报告中使用的BUFGCTRL数量不等于MAP报告中资源利用率的数量

问题描述

时钟报告中使用的BUFGCTRL数量不等于MAP报告中资源利用率的数量。

在MAP报告中,它表示使用的BUFGCTRL数量为4:

“BUFG / BUFGCTRL的数量:32个中的4个12%”

在PAR报告的时钟报告中,它仅列出了2个使用的BUFGCTRL:

 + --------------------- + -------------- + ------ + ----- - + ------------ + ------------- + 
 |时钟网|资源|锁定|扇出|净偏差(ns)|最大延迟(ns)| 
 + --------------------- + -------------- + ------ + ----- - + ------------ + ------------- + 
 | clk_rx | BUFGCTRL_X0Y1 |没有| 104 | 0.155 | 1.657 | 
 + --------------------- + -------------- + ------ + ----- - + ------------ + ------------- + 
 | clk_tx | BUFGCTRL_X0Y2 |没有| 70 | 1.171 | 1.631 | 
 + --------------------- + -------------- + ------ + ----- - + ------------ + ------------- + 
 | clk_samp |本地| | 20 | 0.104 | 1.068 | 
 + --------------------- + -------------- + ------ + ----- - + ------------ + ------------- + 
 | clk_gen_i0 / clk_core_ | | | | | | 
 | i0 / mmcm_adv_inst_ML_ | | | | | | 
 | NEW_I1 |本地| | 3 | 0.000 | 1.304 | 
 + --------------------- + -------------- + ------ + ----- - + ------------ + ------------- + 
 | clk_gen_i0 / clk_core_ | | | | | | 
 | i0 / MMCM_PHASE_CALIBR | | | | | | 
 | ATION_ML_LUT2_7_ML_N | | | | | | 
 | EW_CLK |本地| | 3 | 0.000 | 0.481 | 
 + --------------------- + -------------- + ------ + ----- - + ------------ + ------------- + 

解决/修复方法

并非所有由BUFGCTRL驱动的网都列在时钟报告中。例如,DCM的CLKFB网络和复位网络不包括在时钟报告中。因此,时钟报告中列出的BUFGCTRL数量可能少于设计中使用的BUFGCTRL总数。

要查找时钟报告中已使用但已排除的其他BUFGCTRL,请使用FPGA编辑器工具或PlanAhead工具。

请登录后发表评论

    没有回复内容