11.5 XST  – 为什么我的逻辑利用率如此之高以及推断的原语?-Altera-Intel社区-FPGA CPLD-ChipDebug

11.5 XST – 为什么我的逻辑利用率如此之高以及推断的原语?

问题描述

在推断原语或逻辑时,器件利用率可能比某些情况下预期的要大得多。设计工作正常,但XST在实施时似乎冻结,时间可能难以满足,或器件利用率可能非常高。

我该如何解决?

解决/修复方法

此问题主要是由于未遵循XST用户指南中描述的推理模板。虽然设计可能在仿真中正常工作,但并不一定意味着HDL描述对于器件体系结构是合理的.XST用户指南提供了推理模板当原语未被显式实例化时应该遵循。 XST正在寻找特定的模板匹配,因此即使HDL描述略有不同,也可能导致综合失败,如前所述。

可以在以下网址找到XST用户指南http//www.xilinx.com/support/documentation/dt_ise.htm

请登录后发表评论

    没有回复内容