LogiCORE IP三态以太网MAC v4.4及更早版本 – Spartan-6 FPGA Block RAM参数化可能会在仿真和错误操作期间导致内存冲突

问题描述

当您在LogiCORE三态以太网MAC版本4.4及更早版本中定位Spartan-6 FPGA时，可能会在示例设计本地链路FIFO中发生块RAM冲突。

在地址重叠的某些条件下，Spartan-6 FPGA Block RAM的内容可能会损坏。更多详细信息，请参见Spartan-6 FPGA Block RAM用户指南 （UG383）： http ： //www.xilinx.com/support/documentation/user_guides/ug383.pdf

解决/修复方法

名为“rx_client_fifo.v [hd]”和“tx_client_fifo.v [hd]”的文件存在于example_design / fifo子目录中。在每个中，存在原始RAMB16_S9_S9的实例，其包含称为WRITE_MODE_A和WRITE_MODE_B的属性。要解决此问题，请将WRITE_MODE_A和WRITE_MODE_B值从“READ_FIRST”更改为“WRITE_FIRST”。