11.x时序分析器 –  OFFSET OUT约束的最快路径分析的松弛没有意义-Altera-Intel社区-FPGA CPLD-ChipDebug

11.x时序分析器 – OFFSET OUT约束的最快路径分析的松弛没有意义

问题描述

在时序报告中,OFFSET OUT约束的最快路径分析的松弛来自以下表达式:

时钟到达+时钟路径+数据路径 – 时钟不确定性

这个表达式对于“松弛”没有意义,因为它不是“要求”和“实际”之间的区别。

这只是计算快速转角中最快路径的“延迟”值。

当此表达式的结果为负值时,它将被标记为违规,这可能会导致混淆,因为它实际上不是计时错误。

解决/修复方法

从ISE Design Suite 12.1开始,此“松弛”已更改为“延迟”,以便对OFFSET OUT约束进行最快路径分析。

在12.1之前的版本中,请忽略最快路径分析中的任何负“松弛”值。

请登录后发表评论

    没有回复内容