描述
一般描述:
RDY/BSY信号可以用来指示异步外围模式吗?
配置可以开始,而不是使用init引脚?
解决方案
RDY/BSY引脚可以用来指示FPGA何时可以接受配置。
异步外围模式中的数据。然而,下拉
应该用来保持这个引脚在逻辑低,在上电。
在Vcc已经应用到FPGA,但在模式引脚已经
采样,所有的I/OS,包括RDY/BSY引脚,将是高阻抗和
拉高。在模式引脚已被采样后,如果APM已经被
选择,那么RDY/BSY引脚将在存储器清除期间被驱动为低电平。
周期。当FPGA准备接受配置数据时,RDY/BSY引脚
将被驱动高。将一个2.2~3.3K欧姆电阻加到这个引脚上
低,直到FPGA可以接受数据。
没有回复内容