部分重配置 –  Xilinx部分重配置解决方案如何工作?-Altera-Intel社区-FPGA CPLD-ChipDebug

部分重配置 – Xilinx部分重配置解决方案如何工作?

问题描述

Xilinx部分重配置(PR)解决/修复方法的主要步骤是什么?它是如何工作的?

解决/修复方法

部分重配置是通过加载部分配置文件来修改运行的FPGA设计。

首先,在部分重新配置流程中实施初始设计

此设计将包含静态逻辑和一个或多个动态模块。

一旦实现了这种配置,那么这些模块就会被提升并用作“黄金”模块,以便将来进行修改。

在此之后,可以在功能设计中创建和上载新版本的动态模块,而无需停止其任务。

有关更多详细信息,请参阅UG702

请登录后发表评论

    没有回复内容