多媒体视频和影像 – 如何在EDK中仿真我的视频IP pCore?-Altera-Intel社区-FPGA CPLD-ChipDebug

多媒体视频和影像 – 如何在EDK中仿真我的视频IP pCore?

问题描述

如何在EDK中仿真我的视频IP pcore?

解决/修复方法

目前,所有视频内核都具有加密的源代码,因此无法执行行为仿真。

有几种方法可以解决此限制:

  • 使用系统级结构仿真。
  • 将行为包装器替换为视频内核的结构仿真模型。
    1. 将项目选项设置为Generate Behavioral simulation(启用DDR的模型)。
    2. 确保您的视频核心显示在“.mhs”文件的末尾。
    3. 仿真 – >生成仿真文件。
    4. 将项目选项设置为“生成结构仿真”。
    5. 然后,您将在“仿真”下看到两个目录;一个是行为,另一个是结构。
    6. 在同一文件中添加结构核心模型(例如Video Scaler v5.0 – axi_scaler_0_wrapper.v)。
    7. 然后,您应该能够使用行为脚本对修改后的设计进行仿真。 注意:由于视频内核使用的是结构模型,因此仿真时间可能会很长。
  • 在EDK之外仿真视频IP
    • 在14.1之前发布的视频IP应该使用GPP接口生成并在EDK之外进行仿真,然后在EDK中将它们拼接在一起并在硬件中进行测试。
    • 在14.1或更高版本中发布的视频IP应该使用AXI4-Lite接口生成并在EDK之外进行仿真,然后IP可以在EDK中拼接在一起并在硬件中进行测试。
请登录后发表评论

    没有回复内容