XST – 错误：HDLCompiler：661 – 非网络端口clk_i不能是模式输入

问题描述

当我的目标器件比Spartan-6 / Virtex-6 FPGA更老时，我的设计成功综合。但是对于Spartan-6 / Virtex-6 FPGA，我遇到以下错误。为什么？

错误：HDLCompiler：661 – “<verilog file>”Line＃：非网络端口clk_i不能是模式输入

解决/修复方法

XST正在使用一个新的解析器，从Virtex-6和Spartan-6 FPGA开始，它具有增强的语言覆盖范围，并遵循更严格的LRM指南。

使用“` default_nettype none”关闭设计中导线的自动推断时，似乎会发生错误。

Spartan-6 / Virtex-6 FPGA的XST正确地为声明端口信号但不隐式声明端口信号的设计发出错误。例如，以下黑盒代码将发出上述错误：

`default_nettype none //不要推断布线。

（

这符合Verilog 2001 LRM第19.2节的规定。

有关此主题的更多帮助，请使用支持联系信息与技术支持联系。