LogiCORE IP以太网1000BASE-X PCS / PMA或SGMII v10.3 – Virtex-6 FPGA Block RAM参数化可能会在仿真和错误操作期间导致内存冲突

问题描述

当我在LogiCOREEthernet 1000BASE-X PCS / PMA或SGMII版本10.3及更早版本中定位Virtex-6 FPGA时 ，块RAM实例不符合Virtex-6 FPGA内存资源用户指南 （UG363）中所述的所有异步时钟冲突避免要求）： http ： //www.xilinx.com/support/documentation/user_guides/ug363.pdf 。

该问题仅在核心是用Virtex-6器件的SGMII模式的可选物理弹性缓冲器生成时才会存在，并且会导致内存冲突和错误行为。

解决/修复方法

此问题已在LogiCOREEthernet 1000BASE-X PCS / PMA或SGMII版本10.3 rev1及更高版本中得到纠正，可从ISE Design Suite 11.5开始提供。