11.4 EDK,MPMC v5.04.a  – 如何在Virtex-6 FPGA中创建多个MPMC设计?-Altera-Intel社区-FPGA CPLD-ChipDebug

11.4 EDK,MPMC v5.04.a – 如何在Virtex-6 FPGA中创建多个MPMC设计?

问题描述

如何在MPMC中使用多个Virtex-6 FPGA设计?

解决/修复方法

创建多MPMC设计的最简单方法是使用MPMC集成的MIG流程来生成独立的单控制器MIG设计。然后,集成流将自动管理每个控制器的UCF,从而无需使每组约束成为唯一。

请登录后发表评论

    没有回复内容