Spartan-6块RAM  – 初始配置后BRAM的输出寄存器未正确初始化-Altera-Intel社区-FPGA CPLD-ChipDebug

Spartan-6块RAM – 初始配置后BRAM的输出寄存器未正确初始化

问题描述

配置后,Block RAM的输出寄存器可能不会立即初始化为正确的值。

解决/修复方法

问题描述:

在ISE Design Suite 11.5及更早版本的软件中,存在影响Block RAM的输出寄存器的问题。

块RAM输出寄存器/锁存器将在配置为设置/复位值(SRVAL_A或SRVAL_B)后初始化,而不是预期的初始化值(INIT_A或INIT_B)。

此问题仅会影响符合以下两个条件的设计:

  • Block RAM的输出寄存器的INIT值与SR值不同。 INIT值和SRVAL值的默认值均为零(’0’)。
  • 该输出寄存器的INIT值必须是设计的特定值。在第一个时钟周期之后,寄存器将更新为新值,因此很可能不是问题。

解决方法:

有办法解决方法。可以执行以下任何操作:

  • 等到ISE 12.1,这将解决问题。
  • 将STARTUP_SPARTAN6设计原语添加到您的设计中。配置完成后,置位GSR,将正确设置INIT值到所有Block RAM输出寄存器。
  • 调整设计以忽略输出寄存器的初始值,或将INIT值与SRVAL值匹配。

修正版:

此问题将在ISE Design Suite 12.1软件中修复。

请登录后发表评论

    没有回复内容