问题描述
我有一个在ISE中成功综合的设计。
开始静态阐述
警告：HDLCompiler：89 – “/designs/my_testbench.vhd”第174行：<my_uut>仍然是一个黑盒子，因为它没有绑定实体。
在ISim GUI中，我只看到在测试平台级别声明的信号。
可能导致此问题的原因是什么？如何解决？
解决/修复方法
警告表明ISim编译器（fuse）尚未编译描述相关实体的HDL。
请确保通过LIBRARY / USE子句引用编译到工作以外的库中的实体。
库fpga_rtl;
或者，您可以在实例化实例化期间使用直接实例化指向适当的库：
uut：fpga_rtl.my_uut
没有回复内容