11.5 EDK  –  SP601板上的Ethernet Lite内核可能无法满足时序要求-Altera-Intel社区-FPGA CPLD-ChipDebug

11.5 EDK – SP601板上的Ethernet Lite内核可能无法满足时序要求

问题描述

包含使用Base System Builder构建的Ethernet Lite内核的系统可能无法满足时序要求。受影响的系统是双处理器设计。

解决/修复方法

这是一个已知问题,以太网Lite Lite内核的时序收敛将在12.1中得到改进,因此不应再有任何时序错误。

请登录后发表评论

    没有回复内容