描述
关键词:FPGA编译器,StIyFalsEclipse延迟,StIdMax延迟,约束,RePrimeFPGA,定时
紧迫性:标准
一般描述:
在试图在SyoSype环境中添加时序规范时,用户可能会意识到
规格“StIdMax延迟”和“StIyFaleSePiess”不通过
对.xxnf文件的C2S、2S、C2P规范的形式。这是因为命令“RePrimeFPGA”,
这可能会改变一些寄存器的实例名称。
解决方案
一
执行命令两次;在“编译”之前(对于SyoPySe)一次,然后一次
“RePaseFPGA”(用于XACT)。您需要验证您的触发器后的实例名称。
“RePosifFPGA”。
若要列出您的触发器的实例名称,可以运行“ALLYSCORE”(SyopSys3.3b)或
在执行“RePosifFPGA”后,在顶层进行更新。
二
使用Xilinx提供的Perl脚本AdtTnM和MaKeMnTM代替SyopSyS约束
是另一种选择。见(Xilinx解决方案1016)欲了解更多信息。
没有回复内容