SPI-3链路层核心 – 某些设计可能会失败时序

问题描述

包含SPI-3链路层内核的一小部分设计可能无法满足时序要求，因为示例设计中提供的DCM相移并未涵盖用户板布局和内核配置的所有差异。这些故障在PAR或Trace中报告，其错误类似于以下内容：

“警告：标准杆62：你的设计没有达到计时。”

解决/修复方法

在这些情况下，您可以通过修改UCF文件中的DCM PHASE_SHIFT值来实现设计的时序收敛。您需要确定系统的理想相移;一旦找到该值，约束将满足时间。