SPI-3链路层v7.1 Rev1 – 由于潜在的Block RAM内存冲突，不应在生产中使用Spartan-6 FPGA内核

问题描述

由于有关READ_FIRST模式和异步时钟的限制，SPI-3链路层v7.1 Rev1和更早的内核可能会发生内部块RAM冲突，如“ Spartan-6 FPGA Block RAM资源用户指南 ”中所述。此问题可能未在仿真中报告，并可能导致核心在硬件中失败。因此，此时核心不应用于生产。

有关更多信息，请参阅（Xilinx答复34533） 。

解决/修复方法

此问题计划在ISE Design Suite 12.1的核心的下一版本中修复。