SPI-4.2 v9.3  – 静态对齐可能会间歇性地无法进入帧内-Altera-Intel社区-FPGA CPLD-ChipDebug

SPI-4.2 v9.3 – 静态对齐可能会间歇性地无法进入帧内

问题描述

已经发现一个问题,即并行ISERDES输出在核心复位后未对准,导致核心无法训练并进入帧内。

这适用于任何静态对齐接收器核心v9.3或更早版本。

解决/修复方法

此问题计划在下一版本的核心(12.1)中修复。如果您遇到此问题,请联系Xilinx技术支持。

请登录后发表评论

    没有回复内容