Virtex-5 FPGA – 用于未连接bank的VCCO引脚

问题描述

为什么在PartGen的输出中将引脚列为NC（无连接），但未在Virtex-5封装和引脚规范中列为无连接？

解决/修复方法

在一些具有较大封装的较小器件中，将存在未粘合的整个引脚组。 PartGen会将该组中的所有引脚列为NC（无连接），因为PartGen的输出基于器件型号，并且这些引脚未在器件中连接。这在技术上是正确的。

在Virtex-5封装和引脚规范中 ，未绑定Bank的通用I / O引脚将列为无连接;但是，Bank的VCCO引脚不会以这种方式列出。这是因为在某些情况下您可以连接未绑定Bank的VCCO引脚。这在VCCO引脚定义的注释中有所描述，其中指出：

“未绑定存储体中的VCCO引脚必须连接到该存储体的VCCO以进行封装迁移。不要将未绑定的VCCO引脚连接到不同的电源。如果没有封装迁移要求，未绑定存储体中的VCCO引脚可以保持未连接状态或连接到公共电源（VCCO或地面）。“

因此，尽管VCCO引脚未在这些器件中连接，但您仍可能希望将它们连接到VCCO源以供将来迁移。