MIG 7系列和Virtex-6 DDR2 / DDR3解决方案中心 – 设计助手 – 自动刷新计数器(刷新周期)-Altera-Intel社区-FPGA CPLD-ChipDebug

MIG 7系列和Virtex-6 DDR2 / DDR3解决方案中心 – 设计助手 – 自动刷新计数器(刷新周期)

问题描述

MIG设计助手的这一部分侧重于刷新,由JEDEC规范定义,因为它适用于MIG 7系列和Virtex-6 DDR3 / DDR2设计。 注意 :本答复记录是Xilinx MIG解决/修复方法中心的一部分(Xilinx答复34243) Xilinx MIG解决/修复方法中心可用于解决与MIG相关的所有问题。无论您是使用MIG启动新设计还是对问题进行故障排除,都可以使用MIG解决/修复方法中心来指导您获取正确的信息。

解决/修复方法

默认情况下,MIG控制器设置为每7.8微秒自动发送一个刷新命令。此自动生成的刷新符合JEDEC规范。内部计数器用于自动刷新周期,由TREFI参数设置。当计数器到期时,将自动发送刷新。

更改自动刷新周期

MIG不支持关闭自动刷新功能。但是,可以更改刷新命令之间的时间段。刷新周期的参数是TREFI。

默认情况下,TREFI为7.8微秒;根据您运行内存的温度,您可能需要更改此设置。刷新率的允许范围是3.9到7.8微秒。

注意:使用MIG工具中提供的“创建自定义零件”功能,可以在工具中定义刷新周期(trefi – 平均周期性刷新间隔),并正确设置相应的MIG参数。

手动发送刷新

MIG设计包括手动发送刷新命令的功能。信号app_ref_req未被拉出到用户界面的顶层,可用于手动请求刷新。该信号位于mem_intfc.v / .vhd模块中。置位此信号告诉内存控制器发出刷新命令。发送刷新时,计数器(通过TREFI参数设置)将被重置。

建议用户让控制器定期发送这些命令,以确保满足JEDEC刷新要求,但可以在需要时使用此信号。

推迟和拉入刷新

(Xilinx答复42309) Virtex-6和7系列DDR3 – 推迟和拉入REFRESH命令

请登录后发表评论

    没有回复内容