LogiCORE IP视频屏幕显示(OSD)v1.0  – 为什么vfbc_wd_clk输出总是很低?-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE IP视频屏幕显示(OSD)v1.0 – 为什么vfbc_wd_clk输出总是很低?

问题描述

为什么vfbc_wd_clk输出总是很低?

为什么在综合Video On Screen Display pcore作为我的EDK项目的一部分时,我会收到以下XST消息?

警告:Xst:1305 – 从未分配输出<vfbc_wd_clk>,绑定到值0.(综合报告的第3833行)。

解决/修复方法

这是v1.0 Video On Screen Display核心的已知问题,计划在下一版本中修复。

您可以通过将写入VDMA(视频DMA)的输入时钟连接到视频屏幕显示器使用的核心时钟(clk)来解决此问题。

有关LogiCORE IP视频屏幕显示发行说明和已知问题的详细列表,请参阅(Xilinx答复33257)

请登录后发表评论

    没有回复内容