14.x时序分析 – “警告:时间:3379  – 约束xxx上的REFERENCE_PIN xxx …未包含在分析中”-Altera-Intel社区-FPGA CPLD-ChipDebug

14.x时序分析 – “警告:时间:3379 – 约束xxx上的REFERENCE_PIN xxx …未包含在分析中”

问题描述

我的UCF中有这个OFFSET OUT约束:

在“ClkIn”REFERENCE_PIN“ClkOut”TIMEGRP“reg_group”之后TIMEGRP“pad_group”OFFSET = OUT 7.69ns;

但是,在处理“生成后放置和布线静态时序”过程中,我收到以下警告:

警告:时序:3379  -  REFERENCE_PIN ClkOut约束TIMEGRP“pad_group”OFFSET = OUT 7.69 ns COMP COMP“ClkIn”REFERENCE_PIN BEL“ClkOut”TIMEGRP reg_group;未包括在分析中。正在忽略REFERENCE_PIN关键字。 

我该如何解决这个问题?

解决/修复方法

解决/修复方法1:使用特定于组的OFFSET OUT

要在特定于组的OFFSET OUT约束中使用REFERENCE_PIN关键字,必须满足以下要求。

  • 参考输出时钟(ClkOut)必须是使用ODDR或任何其他顺序元件的重新生成的时钟。

在源同步设计中,典型用法是使用ODDR重新生成输出时钟。如果参考输出时钟板直接从BUFG或时钟源(输入时钟板或DCM / PLL / MMCM输出时钟)连接,则REFERENCE_PIN关键字将不起作用。

  • 参考输出时钟垫必须包含在输出数据焊盘的相同焊盘组中。
  • 参考输出时钟ODDR必须包含在输出数据寄存器的同一寄存器组中。

例1:

#create pad group并将输出时钟垫包含在同一组中

NET“<data_pad_name_pattern>”TNM = pad_group;

NET“ClkOut”TNM = pad_group;

#create register group并将输出时钟ODDR包含在同一组中

INST“<data_registers_name_pattern>”TNM = register_group;

INST“ClkOutODDR”TNM = reg_group;

TIMEGRP“pad_group”OFFSET =在“Clkin”之后输出REFERENCE_PIN“ClkOut”TIMEGRP“reg_group”;

解决/修复方法2:使用全局OFFSET OUT

当使用带有REFERENCE_PIN关键字的全局OFFSET OUT时,参考输出时钟(ClkOut)必须是使用ODDR或任何其他顺序元件的重新生成的时钟。

例2:

#write全局OFFSET OUT约束。

OFFSET =在“Clkin”之后输出REFERENCE_PIN“ClkOut”;

请登录后发表评论

    没有回复内容