SPI-4.2 v9.3 Rev 1内核 – 数据表中的Block RAM数量对于Virtex-6 FPGA来说并不准确-Altera-Intel社区-FPGA CPLD-ChipDebug

SPI-4.2 v9.3 Rev 1内核 – 数据表中的Block RAM数量对于Virtex-6 FPGA来说并不准确

问题描述

11.5版本中的SPI-4.2核心版本9.3数据表包含不准确的Virtex-6 FPGA Block RAM资源利用率。这计划在下一版本中修复。

解决/修复方法

准确的Virtex-6 FPGA Block RAM资源利用率如下:

1)64位内核:

RX:5(36k BRAM)

TX:5(36k BRAM)

2)128位内核:

RX:10(36k BRAM)

1(18k BRAM)

TX:5(36k BRAM)

请登录后发表评论

    没有回复内容