11.4i XST  – 如何控制内部信号的编码方式?-Altera-Intel社区-FPGA CPLD-ChipDebug

11.4i XST – 如何控制内部信号的编码方式?

问题描述

在设计中有一个5位信号<para_case>,但在综合后它被改为20位。在综合报告的“HDL综合”部分中有以下消息。 ……

解决/修复方法

对于内部信号,请使用signal_encoding约束来控制XST使用的编码样式。这是一个例子: http//www.xilinx.com/support/

请登录后发表评论

    没有回复内容