VCS  –  GTXE1原语无法在VCS中进行仿真-Altera-Intel社区-FPGA CPLD-ChipDebug

VCS – GTXE1原语无法在VCS中进行仿真

问题描述

当我将重置应用于GTXE1时,“RESETDONE”信号不会置位。一些内部信号(例如delay_RXUSRCLK和delay_RXUSRCLK2)也意外地显示为“X”

解决/修复方法

使用VCS-MX D-2009.12使用GTXE1原语在Virtex-6设计上执行时序仿真时发现了此问题。 Synopsys已被告知此问题,因此将在未来的仿真器版本中解决。

要解决此问题,请设置vcs选项“-nohsopt”。此开关禁用导致问题的优化算法。

有关此主题的其他帮助,请联系Xilinx技术支持( http://www.xilinx.com/support/clearexpress/websupport.htm

请登录后发表评论

    没有回复内容