FFTv7.0  – 如何实现IDFT方程中通常包含的1 / N缩放-Altera-Intel社区-FPGA CPLD-ChipDebug

FFTv7.0 – 如何实现IDFT方程中通常包含的1 / N缩放

问题描述

IDFT的等式通常具有1 / N比例因子。

解决/修复方法

FFT IP不会自动包含此1 / N比例因子。

为了实现1 / N缩放,必须使用适当的缩放时间表。

正确的缩放时间表取决于是使用Radix-4还是Radix-2蝶形。

对于Radix-4,应使用所有“3”的缩放时间表(在每个阶段中按比例缩放4倍)。

对于Radix-2,缩放时间表取决于IFFT点大小是否为4的幂。

如果点大小是4的幂,则应使用所有“2”的缩放调度(在每个阶段中按比例缩放3倍)。

例子:

数据表的第3页和第12页包含与此主题相关的文档。

请登录后发表评论

    没有回复内容