LogiCore IP XAUI v9.1 – Spartan-6 FPGA示例设计未实现“CLK_FEEDBACK”的DCM_SP属性设置

问题描述

TheSpartan-6 FPGA示例设计未实现“CLK_FEEDBACK”的DCM_SP属性设置。

解决/修复方法

DCM_SP原语的CLK_FEEDBACK属性应设置为folllows：

Verilog示例设计

.CLK_FEEDBACK（ “2X”）

VHDL示例设计

CLK_FEEDBACK =>“2X”