LogiCORE IP XAUI v9.1  –  Virtex-6 FPGA示例设计MMCM可能导致DRC错误-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE IP XAUI v9.1 – Virtex-6 FPGA示例设计MMCM可能导致DRC错误

问题描述

在使用32位XGMII接口的XAUI v9.1内核的Virtex-6 FPGA实例中,示例设计中使用的MMCM参数值将导致MMCM VCO频率低于新指定的最小值。

这将导致下一版ISE Design Suite中的DRC失败。

有关MMCM问题的更多详细信息,请参阅(Xilinx答复33849)

解决/修复方法

根据核心在生成时的配置方式,示例设计中可能有零个,一个或两个MMCM实例。

每个MMCM参数值应更改如下:

CLKFBOUT_MULT_F:从3.0到6.0

请登录后发表评论

    没有回复内容