SPI-4.2 Lite v5.1 – 由于潜在的Block RAM内存冲突，不应在生产中使用Virtex-6内核

问题描述

由于有关READ_FIRST模式和异步时钟的限制，SPI-4.2 Lite v5.1内核可能会发生内部Block RAM冲突， Virtex-6 FPGA内存资源用户指南 （UG363）中对此进行了介绍。此问题可能未在仿真中报告，并可能导致核心在硬件中失败。因此，此时核心不应用于生产。

解决/修复方法

此问题已在ISE 11.5软件中提供的SPI-4.2 Lite v5.1 Rev2 Core中得到修复。