LogiCORE FIR编译器 – 当我构建可重新加载的转置FIR结构时,为什么在针对Spartan-3A DSP器件时,我的行为仿真结果和后标准仿真结果之间存在差异?-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE FIR编译器 – 当我构建可重新加载的转置FIR结构时,为什么在针对Spartan-3A DSP器件时,我的行为仿真结果和后标准仿真结果之间存在差异?

问题描述

当我构建一个可重新加载的Transpose FIR结构时,为什么在针对Spartan-3A DSP器件时,我的行为仿真结果和后标准仿真结果之间存在差异?

解决/修复方法

有关LogiCORE IP FIR编译器发行说明和已知问题的详细列表,请参阅( Xilinx答复29138 )。

请登录后发表评论

    没有回复内容