Spartan-6  – 查找哪些I / O与特定BUFIO2站点相关的最佳方法是什么?-Altera-Intel社区-FPGA CPLD-ChipDebug

Spartan-6 – 查找哪些I / O与特定BUFIO2站点相关的最佳方法是什么?

问题描述

Spartan-6 FPGA时钟资源用户指南 (UG382)是指在 Spartan-6 FPGA封装和管脚规范 (UG385) 的BUFIO2时钟区域的信息 ,但该信息不可用本文件中。

解决/修复方法

BUFIO2时钟区域信息计划添加到Spartan-6 FPGA封装和引脚规范 (UG385)的未来版本中。请注意,文档中的时钟区域名称将从“A,B,C,D,E,F,G,H”更改为“TL,TR,RT,RB,BR,BL,LB,LT” 。 TL =左上角或上边缘的左半部分,并匹配可在引脚上使用的约束语法,以强制它们到特定的BUFIO2时钟区域。 UG382和UG385预计将于2010年2月底更新。目前, www.xilinx.com上的Spartan-6 FPGA ASCII封装文件也将使用正确的BUFIO2信息进行更新(预计将通过以下方式完成) 2010年5月初)。要请求ASCII包文件的预先复制,请联系Xilinx支持部门,了解感兴趣的部件/包装组合。

使用尽可能少的时钟缓冲资源是一种很好的设计实践。你可以通过留在一个BUFIO2时钟区(半存储区)来实现这一点。如果您使用如下的LOC约束(将LOC定位到区域而不是特定引脚),软件工具可以在确定设计时为您提供帮助:

TL – 左上角

Inst CLOCK1 Loc = TL;

使用上述约束允许设计人员在第一次执行运行期间确保所有相关的I / O和时钟位于存储体的正确一半(BUFIO2时钟区域)。在第一次运行之后,可以根据工具给出的初始位置微调约束。

有关这方面的更多信息,请参见Spartan-6 FPGA SelectIO资源用户指南 (UG381): http//www.xilinx.com/support/documentation/user_guides/ug381.pdf

请登录后发表评论

    没有回复内容