Virtex-6 FPGA GTX收发器向导 – 使用tx_sync模块时,硬件中的相位对齐不正确-Altera-Intel社区-FPGA CPLD-ChipDebug

Virtex-6 FPGA GTX收发器向导 – 使用tx_sync模块时,硬件中的相位对齐不正确

问题描述

使用GTX收发器向导生成的tx_sync模块时,使用默认参数设置可能无法正确进行相位对齐。本答复记录讨论了如何解决该问题。

解决/修复方法

在实现示例设计或使用tx_sync模块的任何其他设计时,请确保将SIM_TXPMASETPHASE_SPEEDUP属性设置为0.此属性旨在加速相位对齐状态机的执行以进行仿真,但如果left = 1,则完成得太快,可能会导致TX输出数据甚至数据错误出现意外的相位关系。

请登录后发表评论

    没有回复内容