System Generator for DSP 12.1  – 当我在令牌中选择“新编译目标”时,为什么会收到java异常错误?-Altera-Intel社区-FPGA CPLD-ChipDebug

System Generator for DSP 12.1 – 当我在令牌中选择“新编译目标”时,为什么会收到java异常错误?

问题描述

当我尝试通过从System Generator令牌中选择“新编译目标”来启动SBDBuilder时,会发生以下错误:

[致命错误]:630:3:元件类型“Family”必须由匹配的结束标记“</ Family>”终止。

解决/修复方法

 >> xilinx.environment.getpartinfo('refresh') 

您也可以尝试手动重新生成partinfo xml文件。

 >> loc = xilinx.environment.getpartinfo('location') 

在文件浏览器中打开xml文件。

请登录后发表评论

    没有回复内容