11.4 PlanAhead已知问题 –  Clear Placement约束不适用于BEL约束-Altera-Intel社区-FPGA CPLD-ChipDebug

11.4 PlanAhead已知问题 – Clear Placement约束不适用于BEL约束

问题描述

如果您使用原始网表或UCF中的BELs将设计导入PlanAhead工具,则清除放置约束应清除LOC和BEL。但是,PlanAhead工具中存在一个已知问题,当您使用BELs选择设计元件时给出命令“工具 – >清除约束”,不清除BEL约束。该工具无法清除BEL约束。

解决/修复方法

要解决此问题,请创建一个新的布局规划并导入一个没有BEL LOC的新“.ucf”文件。

目前已针对未来版本中的修复程序调查此问题。

请登录后发表评论

    没有回复内容