Virtex-5 FPGA GTX RocketIO – 使用结构时钟校正模块时的仿真警告

问题描述

当仿真由奇数个时钟校正字节生成的GTX RocketIO向导生成的示例设计时，可能会看到以下警告：

“警告：在时间55134250，当RST为高电平时，AFIFO36_INTERNAL实例testbench.DUT.xaui_block.rocketio_wrapper_i.tile1_gtp0_cc_2b_1skp_i.cc_fifo.INT_FIFO.genbl k1上的RDEN为高电平.REDEN在复位期间应为低电平。

解决/修复方法

此警告是某些信号未在仿真开始时定义的结果，可以安全地忽略。控制状态机中的默认语句确保信号在硬件中正确设置，因此，它在实际系统中不是问题。