Config，BitGen，Spartan-6 – 最小和最大主CCLK频率是多少？

问题描述

Spartan-6 FPGA数据手册v1.1 （DS162）开关特性列出了最小和最大主CCLK频率。

此信息也包含在CCLK的BitGen选项中，但此设置的选项超出了数据表中的规格。

解决/修复方法

应使用的最大BitGen CCLK设置为26。

设置33,50和66超出最大CCLK频率规范，不应使用。