ChipScope IBERT,Virtex-5  –  IBERT核心生成在Map阶段失败-Altera-Intel社区-FPGA CPLD-ChipDebug

ChipScope IBERT,Virtex-5 – IBERT核心生成在Map阶段失败

问题描述

IBERT核心生成在Map阶段失败。当我检查实现目录中的“.mrp”报告时,会出现以下消息:

“错误:包装:2811 – 定向包装无法遵守用户设计约束(LOC = ***),这需要将下面列出的符号组合打包到单个IPAD组件中。”

我该如何解决这个问题?

解决/修复方法

如果您使用MGT参考时钟的时钟位置,则会出现此问题。检查您是否为输入时钟选择了有效的引脚位置。使用有效的时钟位置重新生成。

请登录后发表评论

    没有回复内容